<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>TLB on Nalar</title>
    <link>https://nalar.dev/id/tags/tlb/</link>
    <description>Recent content in TLB on Nalar</description>
    <generator>Hugo</generator>
    <language>id-id</language>
    <lastBuildDate>Sat, 19 Sep 2026 00:00:00 +0000</lastBuildDate>
    <atom:link href="https://nalar.dev/id/tags/tlb/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>TLB Shootdown Memperluas Perubahan Page Table ke Banyak CPU</title>
      <link>https://nalar.dev/id/tlb-shootdown-memperluas-perubahan-page-table-ke-banyak-cpu/</link>
      <pubDate>Sat, 19 Sep 2026 00:00:00 +0000</pubDate>
      <guid>https://nalar.dev/id/tlb-shootdown-memperluas-perubahan-page-table-ke-banyak-cpu/</guid>
      <description>&lt;h1 id=&#34;tlb-shootdown-memperluas-perubahan-page-table-ke-banyak-cpu&#34;&gt;TLB Shootdown Memperluas Perubahan Page Table ke Banyak CPU&lt;/h1&gt;&#xA;&lt;p&gt;Mengubah entry page table di memori tidak otomatis menghentikan setiap translasi yang berasal dari entry tersebut. CPU yang sebelumnya memakai mapping dapat menyimpannya di translation lookaside buffer, atau TLB. Pada sistem multiprosesor, CPU lain dapat memiliki salinan cache masing-masing, sehingga perubahan mapping dapat memerlukan koordinasi di luar CPU yang mengubah page table.&lt;/p&gt;&#xA;&lt;p&gt;Linux memperlihatkan pemisahan ini melalui interface TLB flush. Setelah state page table berubah, kode arsitektur harus membuat translasi yang terdampak tidak dapat digunakan pada setiap CPU yang relevan sebelum software bergantung pada mapping baru atau melepaskan memori yang masih dapat dijangkau mapping lama.&lt;/p&gt;</description>
    </item>
    <item>
      <title>TLB Shootdown Mengoordinasikan Perubahan Page Table Antar-CPU</title>
      <link>https://nalar.dev/id/tlb-shootdown-mengoordinasikan-perubahan-page-table-antar-cpu/</link>
      <pubDate>Sat, 19 Sep 2026 00:00:00 +0000</pubDate>
      <guid>https://nalar.dev/id/tlb-shootdown-mengoordinasikan-perubahan-page-table-antar-cpu/</guid>
      <description>&lt;p&gt;Sebuah page-table entry dapat berubah di memori ketika CPU lain masih menyimpan translasi alamat lama di translation lookaside buffer (TLB). Karena itu, memperbarui page table saja tidak selalu membuat mapping baru langsung berlaku pada setiap prosesor yang pernah menjalankan address space tersebut.&lt;/p&gt;&#xA;&lt;p&gt;Sistem operasi menutup celah itu dengan invalidasi TLB. Ketika perubahan mapping dapat membuat translasi yang tersimpan menjadi tidak aman, prosesor yang mungkin masih menyimpan translasi tersebut harus menginvalidasinya sebelum kernel menganggap perubahan selesai secara global. Pada sistem multiprosesor, koordinasi invalidasi jarak jauh ini umum disebut TLB shootdown.&lt;/p&gt;</description>
    </item>
  </channel>
</rss>
